eFabric, kumaş üzerinde ikiye bölme bant genişliğine sahip 512 Gb/s/mm’lik ızgara benzeri bir yapıya sahip dinamik bir 3D aracı görevi görür
Zero ASIC’in platformu, kalıptan kalıba iletişimi sağlayan bir 3 boyutlu aracı olan eFabric’e ve tak ve çalıştır özelliklerine sahip önceden üretilmiş 3 boyutlu yongalardan oluşan bir koleksiyon olan eBrick’e dayanıyor
CEO’su ve kurucusu Andreas Olofsson, “Özel Uygulamaya Özel Entegre Devreler (ASIC’ler), ticari kullanıma hazır (COTS) cihazlara göre 10-100 kat maliyet ve enerji avantajı sunuyor, ancak muazzam geliştirme maliyeti, ASIC’leri çoğu uygulama için uygunsuz hale getiriyor” dedi Ayrıca, 128 Gb/s/mm chiplet 2D bant genişliğine sahip 2D bağlantılı UCIe tabanlı ioBrick yongaları aracılığıyla paket dışı GÇ işlevlerinin birleştirilmesini de destekler Yarı iletken başlatma Sıfır ASIC iyi olduğu bilinen yongalardan son derece özelleştirilmiş çoklu yongalı paket içi sistemin (SiP) hızlı bir şekilde birleştirilmesine olanak tanıyan bir platform duyurdu Bu da ChipMaker platformunun daha da uygulanabilir hale gelmesini sağlayacak ancak bunu nasıl başarmayı planladığını açıklamadı
Modern işlemcilerin fiziksel tasarımı genellikle yıllar alır ve karmaşıklığa ve süreç teknolojisine bağlı olarak onlarca veya yüz milyonlarca dolara mal olur 3D aracı, 128 Gb/s/mm2 chiplet 3D bant genişliğine sahip 3D bağlantılı, birlikte çalışabilen eBrick yongalarını kullanan işlem birimlerinin entegrasyonunu kolaylaştırır ChipMaker platformu, özel silikon gelişimini demokratikleştirmeye hazırlanıyor
Sıfır ASICZero ASIC, eBrick chiplet kataloğunun zaman içinde önemli ölçüde genişlemesini bekliyor “Dünyayı değiştiren silikon cihazların bir sonraki dalgasını oluşturmak için, ASIC’lerin önündeki engeli büyük miktarlarda azaltmamız gerekiyor
Konseptten üretime kadar özel bir uygulamaya özel entegre devre (ASIC) geliştirmek, birçok startup için çok uzun ve çok pahalıdır Gerçekten işe yarayıp yaramayacağı ve ilgi kazanıp kazanmayacağı henüz bilinmiyor
(Resim kredisi: Sıfır ASIC)Şimdilik Zero ASIC, dört çekirdekli RISC-V Linux özellikli çift sorun CPU, 5K LUT yerleşik FPGA, 3 MB SRAM ve 3 TOPS ML (her ikinci makine öğrenimi) hızlandırıcısı Zero ASIC olarak misyonumuz, bir ASIC siparişini, bir elektronik distribütöründen katalog parçaları sipariş etmek kadar kolay hale getirmektir Zero ASIC’in ChipMaker platformu, chiplet tabanlı tasarımlar kullanarak, devre tasarımının karmaşıklıklarını gizleyerek ve kullanıcıların fiziksel cihazları sipariş etmeden önce özel tasarımlarını hızlı ve doğru bir şekilde test etmesine ve değiştirmesine olanak tanıyarak süreci basitleştirir ”
Kesinlikle ilginç geliyor Bu chiplet’ler, 17-19 Ekim’de San Jose, Kaliforniya’da düzenlenen Açık Bilgi İşlem Platformu Zirvesi/Açık Chiplet Ekonomi Merkezi’nde platformun yeteneklerini göstermek için kullanılacak